考虑一个数字信号处理的实例，比如有限冲击响应滤波器（ＦＩＲ）。用数学语言来说，ＦＩＲ滤波器是做一系列的点积。取一个输入量和一个序数向量，在系数和输入样本的滑动窗口间作乘法，然后将所有的乘积加起来，形成一个输出样本。
类似的运算在数字信号处理过程中大量地重复发生，使得为此设计的器件必须提供专门的支持，促成了了ＤＳＰ器件与通用处理器（ＧＰＰ）的分流：
１ 对密集的乘法运算的支持
ＧＰＰ不是设计来做密集乘法任务的，即使是一些现代的ＧＰＰ，也要求多个指令周期来做一次乘法。而ＤＳＰ处理器使用专门的硬件来实现单周期乘法。ＤＳＰ处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果ｂｉｔｓ的额外ｂｉｔｓ来避免溢出。同时，为了充分体现专门的乘法－累加硬件的好处，几乎所有的ＤＳＰ的指令集都包含有显式的ＭＡＣ指令。
２ 存储器结构
传统上，ＧＰＰ使用冯．诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘法会发生４次存储器访问，用掉至少四个指令周期。
大多数ＤＳＰ采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存贮器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，ＤＳＰ得以实现单周期的ＭＡＣ指令。
还有一个问题，即现在典型的高性能ＧＰＰ实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。
ＧＰＰ使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以指定（也可能根本不知道）。与此相反，ＤＳＰ使用多个片内存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用ＤＳＰ时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必须保证处理器能够有效地使用其双总线。
此外，ＤＳＰ处理器几乎都不具备数据高速缓存。这是因为ＤＳＰ的典型数据是数据流。也就是说，ＤＳＰ处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。
３ 零开销循环
如果了解到ＤＳＰ算法的一个共同的特点，即大多数的处理时间是花在执行较小的循环上，也就容易理解，为什么大多数的ＤＳＰ都有专门的硬件，用于零开销循环。所谓零开销循环是指处理器在执行循环时，不用花时间去检查循环计数器的值、条件转移到循环的顶部、将循环计数器减１。
与此相反，ＧＰＰ的循环使用软件来实现。某些高性能的ＧＰＰ使用转移预报硬件，几乎达到与硬件支持的零开销循环同样的效果。
４ 定点计算
大多数ＤＳＰ使用定点计算，而不是使用浮点。虽然ＤＳＰ的应用必须十分注意数字的精确，用浮点来做应该容易的多，但是对ＤＳＰ来说，廉价也是非常重要的。定点机器比起相应的浮点机器来要便宜（而且更快）。为了不使用浮点机器而又保证数字的准确，ＤＳＰ处理器在指令集和硬件方面都支持饱和计算、舍入和移位。
