本文仅针对个人肤浅的粗俗的幼稚的想法，按照个人意愿进行了测试总结。
如有不对的情况，请指示批评，欢迎高手拍我。这样我能学习的更多。
第一部分：测试
测试条件 Z77 原生USB3配合1米5的延长线 ，4G ram 机械硬盘，CPU I5-2300。
测试芯片： TH58TEG9D2HBA89 BGA132封装
测试点：一个芯片 用IO 并联的方式也就是 IO1-1(到IO1-8) 与 IO2-1（到IO2-8） 对应的数据线 并联，同步接在论坛套件
IS903 PCB板子上，其他 CE RB 等信号线均并联。
结果如下：
测试点2 将芯片的 IO1-1到IO1-8 接在主控板 CH0 面，IO2-1到 IO2-8 接在 主控板 CH1面 信号线也都分开 接在对应的通道
结果如下：
具体为什吗这样接 可以看下面的图，表示了一下 LGA 或者 BGA （其实包含之前出的三星56脚短马甲）分成两组IO 的实际连法
还有对应相同级别的 TSOP48 内部连线方式
以上三个图应该可以看明白，LGA BGA 如果愿意，完全可以将 2CE 或者4CE 的芯片直接做成两个通道，配合 interleave 实现
读写速度的提高：
具体什么是 interleave 我们不需要理解的那么深刻
可以直接看下面的三个图：
可以理解为你用2冲程 和4冲程发动机一样，2冲程 就是 一个循环只做一次功，4冲程能做两次功
当然此种情况只适合2CE 或者4CE 还有8CE的。1CE 没有用，
因为如图：只有一组IO。
这样给低位的DIE进行编程的时候 高位的 暂停，低位暂停了 高位又开始编程。 当然你可以理解为 内部外部都行。
第二部分：换个芯片来验证下结论：
芯片换成TH58TVG8D2FBA89 32G 4CE BGA132封装 配合论坛 902E 的板子
测试环境一样：
先测IO 并联的状态：
下面是 IO分开的状态：
可见，读取速度明显提高，但是受到芯片本身写入速度的限制，写速度没有明显提高。
两款芯片对比，发现 24NM 的 TEG 多了一个 MLC PSEUDO-2PLANE 的特点，字面理解为 虚拟 2CE ，可能是 双通2CE 的情况下 能虚拟成4CE（以上这句话为个人见解），所以我双贴这个64G 的芯片组成 128G 的 优盘，实际上是没有成功，难道是因为这个功能，组合起来，虚拟成共计 16个CE，这样的话超过了903 主控的最大支持范围。
这个技术还是不错的，速度 直接和 32G 芯片双贴有一拼。
