关键位置已经在图中标出：
首先要明确一点：
如此连接只能得到单通道的U盘，适用于小U盘的容量扩展，基本不能提高读写速度（实际由于可以开启Interleave功能，速度会略有提高^_^）
原理讲解（以单片选闪存芯片为例）：
这种只有一个闪存焊位的主控板意味着叠焊只能打造单通道U盘。单通道，顾名思义就是只有一个读写通道（即数据总线），多片闪存共享同一个8位的数据总线。为了能够保证读写的时候不发生混乱，主控必须保证同一时刻只有一片闪存占用数据总线，这就需要片选信号来选中这片闪存了。此次改造主要关心的是片选信号和忙信号。
片选信号（第9脚）是低电平有效的，U盘在不操作的时候，所有闪存芯片的片选信号都被设置为高电平，也就是说均未选中，各个闪存芯片的数据总线均呈现高阻态，数据总线空闲。当用户读写U盘的时候，主控会根据要访问的数据所在的位置将对应闪存芯片的片选管脚拉低，该芯片被选中，接下来主控发送的指令和数据都将被这片被选中的闪存来执行，而此时其他闪存芯片的数据总线仍处于高阻态，不会影响主控读写被选中闪存的过程。
R/B~管脚（第7脚）为忙信号，当闪存接收到读数据指令而数据尚未送出时，以及闪存接收到写数据指令而数据上外完全写入存储矩阵时，该管脚被闪存芯片内的控制逻辑拉低，主控得知此消息后会暂停读写操作，等待闪存读写完毕之后再继续进行读写。
支持Interleave功能的主控通常会要求把各个闪存芯片的R/B~管脚分别接到主控的不同输入管脚上，这样主控可以得知每一片闪存各自的读写状态，并能够利用某片闪存忙的时间间隔去读写其他闪存芯片，从而提高整体的读写速度。
经过实际测量，我改造的这块CBM2091的主控板没有Interleave的设计，所有片选管脚都连接到一起了。于是不必考虑片选飞线的问题，直接并联即可，省了很多事啊，嘿嘿~~
由于主控板上的第9脚是CE0，他旁边的第10脚就是CE1；而单CE闪存上的第9脚是CE，而第10脚是空脚，故只需把叠上的第一片闪存的第9脚（CE）直接掰弯连接到第10脚，再将第10脚并联到下面一片闪存上即可。
至于再往上的两片闪存，由于不方便利用空脚，只好直接飞线了。经万用表测量发现，我的这块主控板上主控的CE2、CE3两个管脚根本没有和板子上的任何线路相连，故主控这边也只能飞线连接了:-(……
我这里对上面两片闪存片选脚的处理方式类似下面的两片，但区别是第三片的9、10两脚没有直接跟下面的闪存相连，而是将这两个管脚再掰起来一些，直接通过飞线接到主控上。
这样，就构成了除片选外，其他管脚完全并联的4闪存连接方式，4个片选分别连接主控的CE0~CE3，满足主控操作单通道4芯片的电路要求。至此，改造过程结束，检查一下没有短路之后，就插入电脑用量产工具量产了，量产之后即可正常使用^_^
成品图见
http://bbs.mydigit.cn/read.php?tid=128642其他主控可以参考原理图进行飞线连接，两个双片选芯片叠焊的教程参见Sean版的帖子：
http://bbs.mydigit.cn/read.php?tid=49977[ 此帖被hit00在2009-10-02 22:56重新编辑 ]
