Mode : MODULE TEST
Status : FAIL
------ Detail ------
Bank 00 (A0) - low (Chip U1) : EC D5 51 A6 68 high (Chip U2) : EC D5 51 A6 68
Bank 01 (C0) - low (Chip U3) : EC D5 51 A6 68 high (Chip U4) : EC D5 51 A6 68
Bank 02 (D0) - low (Chip U3) : EC D5 51 A6 68 high (Chip U4) : EC D5 51 A6 68
Bank 03 (A1) - low (Chip U1) : EC D5 51 A6 68 high (Chip U5) : EC D5 51 A6 68
Bank 04 (C1) - low (Chip U3) : EC D5 51 A6 68 high (Chip U2) : EC D5 51 A6 68
Bank 05 (D1) - low (Chip U4) : EC D5 51 A6 68 high (Chip U1) : EC D5 51 A6 68
Bank 06 (A2) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 07 (C2) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 08 (D2) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 09 (A3) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 10 (C3) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 11 (D3) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 12 (A4) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 13 (C4) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 14 (D4) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 15 (A5) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 16 (C5) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 17 (D5) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 18 (A6) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 19 (C6) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 20 (D6) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 21 (A7) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 22 (C7) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank 23 (D7) - low (Chip X) : EC D5 51 A6 68 high (Chip X) : EC D5 51 A6 68
Bank configuration error (must be FFFFFFFF)
Current configuration = DDDDDDDD
这是个什么问题呢？
